行地址控制器 (CAS)

　　行地址控制器（CAS）可能是最能决定内存模块对数据请求进行响应的因素之一了。通常我们把这个叫做CAS延迟，一般来说，在SDR SDRAM中，我们可以设定为2或者3（当然是根据自己内存的具体情况而定）。对于DDR内存来说，我们一般常用的设定为2或者2.5。

　　内存中最基本的存储单元就是柱面，而这些柱面通过行和列的排列组成了一个矩阵。而每个行和列的坐标集就代表了一个唯一的地址。所以内存在存取数据的时候是根据行和列的地址集来进行数据搜索的。

寻址到可用（Trp）/CAS到RAS (CMD)

　　相对而言，Trp以及CMD时间并没有CAS时间那么重要，但是也是足以影响内存的性能的了。一般这个地方设置的值为3（时钟循环），如果把这个这个值改小为2，就可以提升一点内存性能。

列地址控制器(RAS) /其他延迟

　　内存本身就是一个非常复杂的零部件，可以这么说，计算机内部工作过程最复杂的就是存储器了。但是幸好这些烦琐的工作对于我们这些最终用户来说是透明的，而我们平时用来判断内存性能、质量好坏的这些参数也只是其中的一些部分而已。有两个是不得不提到的，那就是RAS延迟和另外两个延迟。RAS 通常为6个始终循环，但是实际上在超频中可以将它修改为5。

　　Command rate（指令比率）是另外一个比较普遍的延迟。允许进行的设置为1T或者是2T，而通常2T是默认的设置，1T就要比2T稍微快一点点。另外一个需要注意的地方就是Row Cycle Time (Trc，列循环时间)，这个参数一般为3或者2。

其他一些和内存紧密相关的参数

Bank 激活时间
Bank 循环时间
已装载数据到充电前时间
已装载数据到激活时间
Bank到Bank延迟

　　大多数的这些参数都是在内存出厂的时候由厂商根据内存的型号种类设定好了的，比如说PC2100 DDR, PC800 RAMBUS, PC133 SDR等等，他们不同的内存会给他们设置不同的参数。而我们不能够自己随意的改动它。

　　校验内存和缓冲内存和以上我们介绍的内存又有不一样的地方。为了同步内存的时钟频率（这在一些特殊的情况下要求特别严格），数据在输出前是要首先被放到一个叫做“校验区”的存储模块中，这样很多人都把这种内存叫做“校验内存”。这样就可以保证所有从内存中读出的数据都是“同步”的，这样就可以避免很多的数据读写错误了。这样的一个校验过程将会消耗掉一个时钟循环，所以理论上CAS 2的校验内存将会和CAS 3的非缓冲内存性能相当——不要嫌弃，这一切都是为了数据的稳定。

　　也许有一些朋友会注意到，当他们把内存设置到CAS 2工作模式下的时候，反而系统的性能还没有默认的CAS 2.5/3好了，这是什么原因呢？我的理解是这样的：内存根本就不能稳定的工作在那种模式下，而用户强行的将内存设置为那种工作模式，这样的话就会在存取数据的时候不时的造成数据“丢失”，这样数据不能取得，当然就只能重新读取，这样就浪费掉了很多的时间，当然系统效率就变低了哦。

　　举个例子方便理解吧。内存试着去搜索所有的行和列，但是如果它在这个时钟循环中并没有能够完成这次数据读取，那么就只有等待下一个循环，本来用一个时钟循环就能够解决的问题而现在需要用两个时钟循环甚至三个去完成，这就明显的降低了系统效率。这个时候，越是高的频率越容易导致错误。

[返回上一页]